?計(jì)算機(jī)組成原理2010年7月真題試題(02318)

計(jì)算機(jī)組成原理2010年7月真題試題及答案解析(02318)

計(jì)算機(jī)組成原理2010年7月真題試題及答案解析(02318)，本試卷總公共150分鐘。

一、單項(xiàng)選擇題

(本大題共15小題，每小題2分，共30分)在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的。請將其代碼填寫在題后的括號內(nèi)。錯(cuò)選、多選或未選均無分。

1.若十進(jìn)制數(shù)為115，則其對應(yīng)的二進(jìn)制數(shù)為( )

A.1100111
B.1011101
C.1110011
D.1111001

2.若十進(jìn)制數(shù)為-65，則其對應(yīng)的8位二進(jìn)制補(bǔ)碼(X)_補(bǔ)為( )

A.10111110
B.01000001
C.11000001
D.10111111

3.若16進(jìn)制數(shù)為13F，則其對應(yīng)的八進(jìn)制數(shù)為( )

A.377
B.477
C.577
D.677

4.在下列存儲(chǔ)器中，屬于順序存取存儲(chǔ)器的是( )

A.U盤
B.光盤
C.磁盤
D.磁帶

5.在下列浮點(diǎn)數(shù)的表示中，屬于規(guī)格化編碼的是( )

A.1.1011×2^-3
B.1.0011×2³
C.0.0101×2^-3
D.0.0011×2³

6.在一個(gè)計(jì)算機(jī)系統(tǒng)中，下列說法正確的是( )

A.主存的容量遠(yuǎn)大于Cache的容量，主存的速度比Cache快
B.主存的容量遠(yuǎn)小于Cache的容量，主存的速度比Cache快
C.主存的容量遠(yuǎn)大于Cache的容量，主存的速度比Cache慢
D.主存的容量遠(yuǎn)小于Cache的容量，主存的速度比Cache慢

7.在下列磁盤數(shù)據(jù)記錄方式中，不具有自同步能力的方式是( )

A.FM
B.PM
C.NRZl
D.MFM

8.寄存器堆棧初始化時(shí)堆棧指針SP的值為( )

A.0
B.1
C.棧頂?shù)刂?br/>D.最大地址

9.采用直接尋址方式的操作數(shù)存放在( )

A.某個(gè)寄存器中
B.某個(gè)存儲(chǔ)器單元中
C.指令中
D.輸入/輸出端口中

10.微程序存放在( )

A.堆棧中
B.主存中
C.控制存儲(chǔ)器中
D.磁盤中

11.比較硬連線控制器和微程序控制器，下列說法正確的是( )

A.硬連線控制器結(jié)構(gòu)簡單規(guī)整
B.硬連線控制器執(zhí)行速度慢
C.微程序控制器執(zhí)行速度快
D.微程序控制器容易實(shí)現(xiàn)復(fù)雜指令控制

12.下列說法正確的是( )

A.異步通信中不需要定時(shí)
B.同步通信的雙方有各自獨(dú)立的時(shí)鐘信號
C.異步通信適宜于較快數(shù)據(jù)傳送
D.同步通信適宜于較快數(shù)據(jù)傳送

13.下列總線或接口中不屬于串行方式的是( )

A.PCI
B.RS232
C.UART
D.USB

14.CPU響應(yīng)中斷請求是在( )

A.一個(gè)時(shí)鐘周期結(jié)束時(shí)
B.一個(gè)總線周期結(jié)束時(shí)
C.一條指令結(jié)束時(shí)
D.一段程序結(jié)束時(shí)

15.控制DMA數(shù)據(jù)傳送的是( )

A.DMA控制器
B.CPU
C.外設(shè)
D.主存

二、名詞解釋題

(本大題共3小題，每小題3分，共9分)

11.中斷嵌套

12.微地址寄存器

13.尋址方式

三、簡答題

(本大題共6小題，每小題5分，共30分)

21.簡述CPU通過高速緩存Cache對主存的數(shù)據(jù)存取過程。

22.指令A(yù)DD R2，(2000)中包含了哪幾種尋址方式?簡述該指令的操作數(shù)的形成過程與功能。其中，源尋址為(2000)，目的尋址為R2。

23.簡述微程序控制的基本思想。

24.簡述多重中斷系統(tǒng)中CPU響應(yīng)中斷的步驟。

25.簡述同步總線的定時(shí)方式。

26.試畫出二進(jìn)制數(shù)據(jù)序列10110的NRZ1、PM和FM的波形圖。

四、簡單應(yīng)用題

(本大題共2小題，每小題9分，共18分)

31.用Booth算法計(jì)算3×(-5)的4位補(bǔ)碼乘法運(yùn)算，要求寫出其運(yùn)算過程。

32.設(shè)有計(jì)算機(jī)的CPU數(shù)據(jù)通路及其與存儲(chǔ)器的連接結(jié)構(gòu)如下圖所示，其中，R0～R3為通用寄存器，IR為指令寄存器，PC為程序計(jì)數(shù)器，SP為堆棧指針，C和D為暫存器，MAR為存儲(chǔ)器地址寄存器，MDR為存儲(chǔ)器數(shù)據(jù)緩沖寄存器。試寫出指令A(yù)DD R3，(R1)的執(zhí)行流程。指令功能為加法操作，其中R3為采用寄存器尋址目的操作數(shù)，(R1)為采用寄存器間接尋址的源操作數(shù)。

五、設(shè)計(jì)題

(本大題共1小題，13分)

41.用8K×8位/片的存儲(chǔ)芯片構(gòu)成32KB存儲(chǔ)器，地址線為A₁₅(高)～A₀(低)。(1)需要幾片這種存儲(chǔ)芯片?(2)32KB存儲(chǔ)器共需要幾位地址?是哪幾位地址線?(3)加至各芯片的地址線有幾位?是哪幾位地址線?(4)用于產(chǎn)生片選信號的地址線是哪幾位(譯碼法)?