?2021年4月自考計(jì)算機(jī)組成原理02318真題與答案

對(duì)于參加2021年10月自考的考生來(lái)說(shuō)，2021年4月自考真題的參考價(jià)值最高，下文是希賽自考頻道整理的2021年4月自考計(jì)算機(jī)組成原理02318真題與答案，想要查看更多自考真題，可以選擇【自考?xì)v年真題】【2021年自考真題匯總】【自考題庫(kù)app下載】。

2021年4月高等教育自學(xué)考試全國(guó)統(tǒng)一命題考試

計(jì)算機(jī)組成原理

(課程代碼02318)

注意事項(xiàng):

1.本試卷分為兩部分，第一部分為選擇題，第二部分為非選擇題。

2.應(yīng)考者必須按試題順序在答題卡(紙)指定位置上作答，答在試卷上無(wú)效。

3.涂寫(xiě)部分、畫(huà)圖部分必須使用2B鉛筆，書(shū)寫(xiě)部分必須使用黑色字跡簽字筆。

一、單項(xiàng)選擇題:本大題共10小題，每小題1分，共10分。在每小題列出的備選項(xiàng)中只有一項(xiàng)是最符合題目要求的，請(qǐng)將其選出。

1.十進(jìn)制數(shù)-96的8位補(bǔ)碼表示是

A.01 000000

B. 10100000

C.101111

D.1100000

2.若傳送的是字符C,其ASII碼為100011,采用奇校驗(yàn)方式傳送8位編碼，末位增

加奇校驗(yàn)位后的編碼表示是

A.10000110

B.10000111

C.01000011

D.1000011

3.在采用變址尋址方式的指令中,操作數(shù)在

A.指令中

B.通用寄存器中

C.內(nèi)存中

D.外存中

4.有一個(gè)32KB的主存儲(chǔ)器，按字節(jié)編址需要地址線

A.5條

B. 10條

C.15條

D.32條

5.存放微程序的控制存儲(chǔ)器包含在

A.控制器中

B.主存儲(chǔ)器中

C.外存儲(chǔ)器中

D.運(yùn)算器中

6.磁盤(pán)接口應(yīng)選用

A.程序直接控制傳送接口

B. DMA接口

C.中斷接口

D.既有中斷接口，又有DMA接口

7. MIPS 計(jì)算機(jī)的匯編指令“or $s1, $s2, $s3”的功能是

A. $s3-$s1|$s2

B. $s1=$s2|$s3

C. $s2=$s1|$s3

D. Ss3-$s2-$s1

8.對(duì)硬盤(pán)上信息的訪問(wèn)方式是

A. DAM

B. SAM

C. ROM

D. RAM

9.在計(jì)算機(jī)的存儲(chǔ)器層次結(jié)構(gòu)中，屬于外部存儲(chǔ)器的是

A.主存

B.寄存器

C.高速緩存

D.光盤(pán)

10. 設(shè)置中斷屏蔽字的作用是

A.暫停外設(shè)對(duì)主存的訪問(wèn)

B.暫停對(duì)某些中斷的響應(yīng)

C.暫停對(duì)一切中斷的響應(yīng)

D.暫停CPU對(duì)主存的訪問(wèn)

二、填空題:本大題共15空，每空1分，共15分。

11. CPU內(nèi)部的ALU部件的基本功能是實(shí)現(xiàn)           運(yùn)算和           運(yùn)算。

12.在計(jì)算機(jī)系統(tǒng)中，常用的進(jìn)位記數(shù)制有           進(jìn)制、 八進(jìn)制、十進(jìn)制、           進(jìn)制。

13.在計(jì)算機(jī)系統(tǒng)中,常用的數(shù)據(jù)校驗(yàn)碼有奇偶校驗(yàn)碼、海明校驗(yàn)碼、           校驗(yàn)碼。

14.按指令格式的復(fù)雜度,指令系統(tǒng)可分為CISC與_____兩種類型。

15. Intel 將內(nèi)部異常分為三類:故障、陷阱和           

16.早期計(jì)算機(jī)的定時(shí)方式采用機(jī)器周期______和_____ 3 級(jí)時(shí)序?qū)?shù)據(jù)通路操作進(jìn)行定時(shí)控制。

17.按照存取方式分類,存儲(chǔ)器分為           和直接存取存儲(chǔ)器。

18.由若千個(gè)存儲(chǔ)器芯片構(gòu)成-一個(gè)內(nèi)存條，通常情況下，需要在字方向和____方向上進(jìn)行擴(kuò)展。

19.對(duì)I/O接口中可訪問(wèn)的寄存器編址，方式有獨(dú)立編址和           編址兩種。

20. IO 數(shù)據(jù)傳送主要有三種不同的控制方式:          、           和中斷控制。

三、名詞解釋題:本大題共5小題，每小題3分，共15分。

21.總線

22. ( 計(jì)算機(jī)性指標(biāo)) MIPS

23. (數(shù)據(jù)存儲(chǔ)排列順序)大端方式

24.寄存器尋址

25.程序狀態(tài)字寄存器(PSW )

四、簡(jiǎn)答題:本大題共4小題，每小題5分，共20分。

26.一條指令中應(yīng)該顯式或隱式地給出哪些信息?

27. CPU 中設(shè)置的程序計(jì)數(shù)器(PC)和指令譯碼器( ID )的作用分別是什么?

28.為什么在CPU和主存之間引入Cache能提高CPU訪存效率?

29.中斷過(guò)程包括哪兩個(gè)階段?每個(gè)階段如何實(shí)現(xiàn)?

五、計(jì)算題:本大題共3小題，每小題6分，共18分。

30.假設(shè)某個(gè)頻繁使用的程序P在機(jī)器M1.上運(yùn)行需要20s，M1的時(shí)鐘頻率為3GHz。設(shè)計(jì)人員想開(kāi)發(fā)-臺(tái)與MI具有相同ISA的新機(jī)器M2。采用新技術(shù)可使M2的時(shí)鐘頻率增加，但同時(shí)也會(huì)使CPI增加。假定P在M2.上執(zhí)行時(shí)的時(shí)鐘周期數(shù)是在M1.上的2倍，則M2的時(shí)鐘頻率至少達(dá)到多少才能使程序P在M2上的運(yùn)行時(shí)間縮短為8s?

31.將十進(jìn)制數(shù)120轉(zhuǎn)換為IEEE754的單精度(32位)浮點(diǎn)數(shù)格式，要求最后格式用十六進(jìn)制數(shù)表示。注: IEEB754單精度浮點(diǎn)數(shù)的計(jì)數(shù)公式為(-1)*x1.fx2E-127,其中符號(hào)位1位，階碼8位，尾數(shù)23位。

32.假定某同步總線在一個(gè)總線時(shí)鐘周期內(nèi)傳送一個(gè)8字節(jié)的數(shù)據(jù)，總線時(shí)鐘頻率為133MHz，則總線帶寬是多少?如果總線寬度改為128 位，一個(gè)時(shí)鐘周期能傳送兩次數(shù)據(jù)，總線時(shí)鐘頻率為266 MHz,則總線帶寬是多少?

六、綜合應(yīng)用題:本大題共2小題，第33小題12分，第34小題10分，共22分。

33.某計(jì)算機(jī)字長(zhǎng)16位，采用16位定長(zhǎng)指令格式，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如題33圖所示。假設(shè)MAR的輸出一直處于使能狀態(tài)，對(duì)于邏輯指令“OR (R2), (R1)”"，請(qǐng)回答下列兩問(wèn)。

(1)在執(zhí)行階段需要多少個(gè)節(jié)拍?

(2)每個(gè)節(jié)拍的功能是什么?需要哪些有效控制信號(hào)?

注:該指令功能為M[R[R2]]←-M[R[R2]] OR M[R[R1 ]]。

34.某計(jì)算機(jī)主存地址空間大小32MB,按字節(jié)編址。主存與Cache之間采用直接映射方式，塊大小為8K字節(jié)。Cache 數(shù)據(jù)區(qū)大小為64KB。

(1)該Cache共有多少行?

(2)主存地址需多少位?如何劃分?要求說(shuō)明每個(gè)戶段的含義、位數(shù)及其在主存地址中的位置。