2018年計(jì)算機(jī)考研408真題（11-22）

考研408計(jì)算機(jī)統(tǒng)考分兩部分，80分單項(xiàng)選擇題和70分大題，滿分150分。單項(xiàng)選擇題總共80分，每小題2分，40小題。單項(xiàng)選擇題，1-10題是數(shù)據(jù)結(jié)構(gòu)部分；11-22題是計(jì)算機(jī)組成原理部分；23-32題是操作系統(tǒng)部分；33-40題是計(jì)算機(jī)網(wǎng)絡(luò)部分。綜合應(yīng)用題70分，共7小題，41和42題是數(shù)據(jù)結(jié)構(gòu)題，分值各為10分和15分；43和44題是計(jì)算機(jī)組成原理題，各占8分和13分；45和46題是操作系統(tǒng)題，各占7分和8分；47題是計(jì)算機(jī)網(wǎng)絡(luò)題，分值為9分。為了方便大家更好的來備考，小編為大家整理了“2018年408計(jì)算機(jī)考研真題”，希望可以幫助大家更好的復(fù)習(xí)408計(jì)算機(jī)考研內(nèi)容。

2018年考研408計(jì)算機(jī)統(tǒng)考考研真題

一、單項(xiàng)選擇題（第1～40小題，每小題2分，共80分。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)最符合試題要求）

11、在將數(shù)據(jù)序列（6，1，5，9，8，4，7）建成大根堆時(shí)，正確的序列變化過程是（  ）。

A.6，1，7，9，8，4，5→6，9，7，1，8，4，5→9，6，7，1，8，4，5→9，8，7，1，6，4，5

B.6，9，5，1，8，4，7→6，9，7，1，8，4，5→9，6，7，1，8，4，5→9，8，7，1，6，4，5

C.6，9，5，1，8，4，7→9，6，5，1，8，4，7→9，6，7，1，8，4，5→9，8，7，1，6，4，5

D.6，1，7，9，8，4，5→7，1，6，9，8，4，5→7，9，6，1，8，4，5→9，7，6，1，8，4，5→9，8，6，1，7，4，5

12、馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)中數(shù)據(jù)采用二進(jìn)制編碼表示，其主要原因是（  ）。

Ⅰ.二進(jìn)制的運(yùn)算規(guī)則簡(jiǎn)單

Ⅱ.制造兩個(gè)穩(wěn)態(tài)的物理器件較容易

Ⅲ.便于用邏輯門電路實(shí)現(xiàn)算術(shù)運(yùn)算

A.僅Ⅰ、Ⅱ

B.僅Ⅰ、Ⅲ

C.僅Ⅱ、Ⅲ

D.Ⅰ、Ⅱ和Ⅲ

13、假定帶符號(hào)整數(shù)采用補(bǔ)碼表示，若int型變量x和y的機(jī)器數(shù)分別是FFFF FFDFH和0000 0041H，則x、y的值以及x-y的機(jī)器數(shù)分別是（  ）。

A.x=-65，y=41，x-y的機(jī)器數(shù)溢出

B.x=-33，y=65，x-y的機(jī)器數(shù)為FFFFFF9DH

C.x=-33，y=65，x-y的機(jī)器數(shù)為FFFFFF9EH

D.x=-65，y=41，x-y的機(jī)器數(shù)為FFFFFF96H

14、IEEE754單精度浮點(diǎn)格式表示的數(shù)中，最小的規(guī)格化正數(shù)是（  ）。

A.1.0X2-126

B.1.0X2-127

C.1.0X2-128

D.1.0X2-149

15、某32位計(jì)算機(jī)按字節(jié)編址，采用小端（Little Endian）方式。若語令“int i=0”對(duì)應(yīng)指令的機(jī)器代碼為“C745FC00000000”，則語句“int i=-64”對(duì)應(yīng)指令的機(jī)器代碼是（  ）。

A.C7 45 FC C0 FF FF FF

B.C7 45 FC 0C FF FF FF

C.C7 45 FC FF FF FF C0

D.C7 45 FC FF FF FF 0C

16、整數(shù)x的機(jī)器數(shù)為11011000，分別對(duì)x進(jìn)行邏輯右移1位和算術(shù)右移1位操作，得到的機(jī)器數(shù)各是（  ）。

A.1110 1100、1110 1100

B.0110 1100、1110 1100

C.1110 1100、0110 1100

D.0110 1100、0110 1100

17、假定DRAM芯片中存儲(chǔ)陣列的行數(shù)為r、列數(shù)為c，對(duì)于一個(gè)2K×1位的DRAM芯片，為保證其地址引腳數(shù)最少，并盡量減少刷新開銷，則r、c的取值分別是（  ）。

A.2048、1

B.64、32

C.32、64

D.1、2048

18、按字節(jié)編址的計(jì)算機(jī)中，某double型數(shù)組A的首地址為2000H，使用變址尋址和循環(huán)結(jié)構(gòu)訪問數(shù)組A，保存數(shù)組下標(biāo)的變址寄存器初值為0，每次循環(huán)取一個(gè)數(shù)組元素，其偏移地址為變址值乘以sizeof(double)，取完后變址寄存器內(nèi)容自動(dòng)加1。若某次循環(huán)所取元素的地址為2100H，則進(jìn)入該次循環(huán)時(shí)變址寄存器的內(nèi)容是（  ）。

A.25

B.32

C.64

D.100

19、減法指令“sub R1,R2,R3”的功能為“(R1)-(R2)→R3"，該指令執(zhí)行后將生成進(jìn)位/借位標(biāo)志CF和溢出標(biāo)志OF。若(R1)=FFFFFFFFH，(R2)=FFFFFFF0H，則該減法指令執(zhí)行后，CF與OF分別為（  ）。

A.CF=0，OF=0

B.CF=1，OF=0

C.CF=0，0F=1

D.CF=1，OF=1

20、若某計(jì)算機(jī)最復(fù)雜指令的執(zhí)行需要完成5個(gè)子功能，分別由功能部件A~E實(shí)現(xiàn)，各功能部件所需時(shí)間分別為80ps、50ps、50ps、70ps和50ps，采用流水線方式執(zhí)行指令，流水段寄存器延時(shí)為20ps，則CPU時(shí)鐘周期至少為（  ）。

A.60ps

B.70ps

C.80ps

D.100ps

21、下列選項(xiàng)中，可提高同步總線數(shù)據(jù)傳輸率的是（  ）。

Ⅰ.增加總線寬度

Ⅱ.提高總線工作頻率

Ⅲ.支持突發(fā)傳輸

Ⅳ.采用地址/數(shù)據(jù)線復(fù)用

A.僅Ⅰ、Ⅱ

B.僅Ⅰ、Ⅱ、Ⅲ

C.僅Ⅲ、Ⅳ

D.Ⅰ、Ⅱ、Ⅲ和Ⅳ

22、下列關(guān)于外部I/O中斷的敘述中，正確的是（  ）。

A.中斷控制器按所接收中斷請(qǐng)求的先后次序進(jìn)行中斷優(yōu)先級(jí)排隊(duì)

B.CPU響應(yīng)中斷時(shí)，通過執(zhí)行中斷隱指令完成通用寄存器的保護(hù)

C.CPU只有在處于中斷允許狀態(tài)時(shí)，才能響應(yīng)外部設(shè)備的中斷請(qǐng)求

D.有中斷請(qǐng)求時(shí)，CPU立即暫停當(dāng)前指令執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序