2021年計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）考研真題答案及解析

本文提供2021年計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）考研真題答案及解析，以下為具體內(nèi)容

1、下列關(guān)于變址寄存器中內(nèi)容說法正確的是（ ）。

A、變址寄存器內(nèi)容是由用戶確定的，在程序執(zhí)行過程中可變

B、變址寄存器內(nèi)容是由操作系統(tǒng)確定的，在程序執(zhí)行過程中不可變

C、變址寄存器內(nèi)容是由用戶確定的，在程序執(zhí)行過程中不可變

D、變址寄存器內(nèi)容是由操作系統(tǒng)確定的，在程序執(zhí)行過程中可變

2、運(yùn)算器的ALU輸入端結(jié)構(gòu)和寄存器組結(jié)構(gòu)的選擇會(huì)影響運(yùn)算器速度，下面四個(gè)選擇方案中，速度最慢的是（ ）。

A、ALU輸入端采用鎖存器向ALU傳送操作數(shù)，寄存器組采用高速小存儲(chǔ)器結(jié)構(gòu)

B、ALU輸入端采用鎖存器向ALU傳送操作數(shù)，寄存器組采用獨(dú)立存儲(chǔ)器結(jié)構(gòu)

C、ALU輸入端采用多路選擇器向ALU傳送操作數(shù)，寄存器組采用獨(dú)立存儲(chǔ)器結(jié)構(gòu)

D、ALU輸入端采用多路選擇器向ALU傳送操作數(shù)，寄存器組采用高速小存儲(chǔ)器結(jié)構(gòu)

3、CPU內(nèi)通用寄存器的位數(shù)取決于（ ）。

A、存儲(chǔ)器的容量

B、機(jī)器字長(zhǎng)

C、指令字長(zhǎng)

D、存儲(chǔ)字長(zhǎng)

4、某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為04H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移以后的目標(biāo)地址是（ ）。

A、2001H

B、2002H

C、2004H

D、2006H

5、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，Msp為SP指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作是(A)→Msp，(SP)-1→SP，那么出棧操作的動(dòng)作應(yīng)為（ ）。

A、(M_sp)→A，(SP)+1→SP

B、(SP)+1→SP，(M_sp)→A

C、(SP)-1→SP，(M_sp)→A

D、(M_sp)→A，(SP)-1→SP

6、若第i-1位為低位，用異或門實(shí)現(xiàn)半加操作，用兩次半加實(shí)現(xiàn)一次全加；輸入A和B，和為S，進(jìn)位為C，則第i位全加器的S(i)和C(i)為（ ）。

A、S(i)=A(i)⊕B(i)，C(i)=A(i)B(i)

B、S(i)=A(i)⊕B(i)⊕C(i-1)，C(i)=A(i)B(i)

C、S(i)= A(i)B(i)+( A(i)⊕B(i)) C(i-1)，C(i)=A(i)⊕B(i)⊕C(i-1)

D、S(i)=A(i)⊕B(i)⊕C(i-1)，C(i)= A(i)B(i)+( A(i)⊕B(i)) C(i-1)

7、一個(gè)C語言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x，y，z，其中x和z是int型，y是short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語句z=x+y后，x，y，z的值分別是（ ）。

A、x=0000 007FH、y=FFF9H、z=0000 0076H

B、x=0000 007FH、y=FFF9H、z=FFFF 0076H

C、x=0000 007FH、y=FFF7H、z=FFFF 0076H

D、x=0000 007FH、y=FFF7H、z=0000 0076H

8、在CPU的寄存器中，（ ）對(duì)用戶是完全透明的。

A、程序計(jì)數(shù)器

B、指令寄存器

C、狀態(tài)寄存器

D、通用寄存器