2019年計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）考研真題答案及解析

本文提供2019年計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）考研真題答案及解析，以下為具體內(nèi)容

1、假定基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100秒，其中90秒為CPU時(shí)間，其余為I/O時(shí)間。若CPU速度提高50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是（ ）。

A、55秒

B、60秒

C、65秒

D、70秒

2、一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x，y，z，其中x和z是int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語(yǔ)句z=x+y后，x，y，z的值分別是（ ）。

A、x=0000007FH、y=FFF9H、z=00000076H

B、x=0000007FH、y=FFF9H、z=FFFF0076H

C、x=0000007FH、y=FFF7H、z=FFFF0076H

D、x=0000007FH、y=FFF7H、z=00000076H

3、下列不會(huì)引起指令流水線阻塞的是（ ）。

A、數(shù)據(jù)旁路

B、數(shù)據(jù)相關(guān)

C、條件轉(zhuǎn)移

D、資源沖突

4、某同步總線的時(shí)鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳送一次地址或者數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是（ ）。

A、20ns

B、40ns

C、50ns

D、80ns

5、下列選項(xiàng)中，能引起外部中斷的事件是（ ）。

A、鍵盤輸入

B、除數(shù)為0

C、浮點(diǎn)運(yùn)算下溢

D、訪存缺頁(yè)

6、程序P在機(jī)器M上的執(zhí)行時(shí)間是20秒，編譯優(yōu)化后，Р執(zhí)行的指令數(shù)減少到原來(lái)的70%，而CPI增加到原來(lái)的1.2倍，則P在M上的執(zhí)行時(shí)間是（ ）。

A、8.4秒

B、11.7秒

C、14秒

D、16.8秒

7、假設(shè)兩個(gè)float型變量x和y分別在32位寄存器f1和f2中，若（f1）=CC900000H，（f2）=B0C00000H，則x和y之間的關(guān)系為（ ）。

A、x<y且符號(hào)相同

B、x<y且符號(hào)不同

C、x>y且符號(hào)相同

D、x>y且符號(hào)不同

8、假定編譯器將賦值語(yǔ)句“x=x+3;”轉(zhuǎn)換為指令“add xaddt,3”，其中xaddt是x對(duì)應(yīng)的存儲(chǔ)單元地址，若執(zhí)行該指令的計(jì)算機(jī)采用頁(yè)式虛擬存儲(chǔ)管理方式，并配有相應(yīng)的TLB，且Cache使用直寫法，則完成該指令功能需要訪問(wèn)主存的次數(shù)至少是( )。

A、 0

B、1

C、2

D、3