考研計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）在線(xiàn)題庫(kù)每日一練（一十九）

本文提供考研計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）在線(xiàn)題庫(kù)每日一練，以下為具體內(nèi)容

1、某同步總線(xiàn)的時(shí)鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線(xiàn)復(fù)用，每傳送一次地址或者數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線(xiàn)支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫(xiě)”總線(xiàn)事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是（ ）。

A、20ns

B、40ns

C、50ns

D、80ns

2、某計(jì)算機(jī)有16個(gè)通用寄存器，采用32位定長(zhǎng)指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式。若基址寄存器可使用任一通用寄存器，且偏移量用補(bǔ)碼表示，則Store指令中偏移量的取值范圍是（ ）。

A、-32768~+32767

B、-32767~+32768

C、-65536~+65535

D、-65535~+65536

3、若某設(shè)備中斷請(qǐng)求的響應(yīng)和處理時(shí)間為100ns，每400ns發(fā)出一次中斷請(qǐng)求，中斷響應(yīng)所允許的最長(zhǎng)延遲時(shí)間為50ns，則在該設(shè)備持續(xù)工作過(guò)程中，CPU用于該設(shè)備的I/O時(shí)間占整個(gè)CPU時(shí)間的百分比至少是（ ）。

A、12.5%

B、25%

C、37.5%

D、50%

4、在采用中斷IO方式控制打印輸出的情況下，CPU和打印控制接口中的IO端口之間交換的信息不可能是（ ）。

A、打印字符

B、主存地址

C、設(shè)備狀態(tài)

D、控制命令

5、某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址。現(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來(lái)設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（ ）。

A、1：15

B、2：15

C、1：3

D、2：30